용어집

A

흡수

하나의 물질 분자가 다른 물질로 직접 유입되는 작용. 흡수는 물리적 또는 화학적 과정일 수 있으며, 물리적 흡수는 용해도 및 증기압 관계와 같은 요소와 관련되며 화학적 흡수는 흡수된 물질과 흡수하는 매체 사이의 화학적 반응과 관련됩니다.

흡착

액체, 가스 및 용해된 물질 분자가 흡수와는 반대로 고체 표면에 부착되는 작용

ALCVD

원자층 화학기상 증착법(Atomic Layer Chemical Vapor Deposition); 원자층 증착법(Atomic Layer Deposition: ALD)과 동일

ALD

Atomic Layer Deposition(원자층 증착법), 물질의 각 원자층 침전물이 사전 침전된 전구물질 층에 의해 조절되는 증착 방법. 필름의 전구물질 및 여러 구성 성분이 교대로 전달되고, 100% 단차 피복 및 매우 양호한 등각성의 특징을 가진 방법입니다. 예를 들어 이 방법은 MOS 게이트용 대체 유전체 증착에 사용됩니다.

ALE

Atomic Layer Epitaxy(원자층 에피택시), 에피택시 층을 형성하는 원자층 증착 공정

이방성 식각

표면에 수직 방향의 식각 속도가 표면에 평행 방향보다 훨씬 더 높은 식각. 언더커팅이 없습니다. 즉, 패턴의 측면 왜곡이 최소화되며 매우 촘촘한 형상을 한정하는 데 필요합니다.

풀림

표면 또는 벌크에 처리된 물질/구조의 속성을 바꾸기 위해 웨이퍼에 대한 열 처리

APCVD

Atmospheric Pressure Chemical Vapor Deposition(상압 화학기상 증착법). 상압에서 수행되는 화학기상 증착법 공정, 일반적으로 저압 CVD(LPCVD)과 비교할 때 내부 필름 품질 및 코팅의 등각성이 제공됩니다.

회화

강한 산화성 환경을 이용하여 웨이퍼 표면에서 유기물(예: 감광성 고분자)을 휘발을 통해 제거(예: 산소 플라즈마 회화)

B

장벽 금속

얇은 금속 층(예: TiN)이 다른 금속과 반도체(또는 절연체) 사이에 끼워져 이 두 물질 사이에 잠재적으로 악영향을 주는 상호 작용(예: 스파이킹)을 방지합니다.

일괄 공정

여러 웨이퍼를 동시에 처리하는 공정. 단일 웨이퍼 공정과 반대되는 개념. 예를 들어 열처리로(수평 또는 수직)에서 열 산화가 일괄 공정의 대표적인 예입니다.

BPSG

규소-인-붕산 글래스. 글래스(산화물)가 순수 SiO2의 경우 약 950ºC부터 BPSG의 경우 약 500ºC로 흐르기 시작하는 낮은 온도까지 붕소 및 인이 추가된 이산화규소(실리카). 표면 평탄화에 사용합니다. CVD에 의해 침전됩니다.

버블러

몇 종류의 불활성 캐리어 가스가 액체의 부분 압력을 공정 튜브나 반응 챔버로 전달하기 위해 통과하는 액체가 담긴 용기입니다.

C

CAIBE

화학적 이온 빔 식각

캐리어 가스

다른 성분을 공정 챔버나 튜브로 운반하기 위해 사용되는 불활성 가스.

CBE

화학 분자선 에피택시

화학적 식각

화학적으로 반응하는 식각 화학종과 식각된 물질 사이 화학적 반응을 통한 식각 공정. 등방성 및 선택적 식각이 있습니다.

화학 흡착

흡착 물질과 표면 사이에 화학적 결합을 형성하여 고체 표면에 화학종(흡착 물질)을 흡착합니다.

청정실 등급

각 등급에 대한 공간 입방 체적당 주어진 크기의 입자수 및 분포를 정의한 FED-STD-209로 발표된 정부 규격.

CMOS

상보성 금속 산화막 반도체. N-채널과 P-채널 MOS 트랜지스터를 결합하여 만든 논리적 계열.

CMP

화학적 기계적 연마, 화학적 기계적 평탄화, 표면 평탄화 및 금속 상호 연결 패턴 정의를 목적으로 수행되는 화학-기계적 연마를 통해 고체 층을 제거하는 방법. 생산 라인 후단 IC 제조의 핵심 공정.

화합물 반도체

2개 이상의 성분으로 형성된 반도체. 화합물 반도체는 자연에는 나타나지 않으며 주기율표의 그룹 II ~ VI의 원소를 사용하여 합성(예: 그룹 II와 그룹 V(III-V 화합물) 또는 II와 VI(II-VI 화합물)).

소유 비용

제조업체가 해당 장비 수명 동안에 하나의 자본 장비를 소유하기 위해 발생하는 총 비용. 최초 비용 및 연간 운영비를 포함합니다.

크라이오 펌프

약 10-3 torr ~ 10-10 torr 압력 범위에서 작동하는 고진공 펌프. 차가운 표면으로 진공을 포획하여 이 진공에서 가스 분자를 제거합니다. 반도체 제조의 고급 진공 장비에서 일반적으로 사용합니다.

CVD

Chemical Vapor Deposition(화학기상 증착법). 절연 필름이나 금속을 높은 온도에서 웨이퍼에 증착시키는 가스 상태 공정. 보통 화학 반응을 촉진하기 위해 감소된 압력을 사용합니다.

D

확산

실리콘 웨이퍼에서 새로운 얇은 층을 베이킹하거나 연결하는 공정. 이 작업은 확산로, 고압 산화 및 빠른 열 처리를 사용하여 이루어집니다.

도펀트

자유 정공(P-형) 또는 자유 전자(N-형)를 수정에 제공하여 반도체 물질의 전도성을 변경시키는 성분. 붕소는 P-형 및 인에 일반적으로 사용되며, 비소 및 안티몬은 N-형 실리콘 도핑에 사용합니다.

도핑

도펀트를 반도체에 삽입하여 N 또는 P 전달체를 집중시켜 반도체의 전기적 속성을 바꿉니다. 도핑은 보통 확산이나 이온 주입 공정을 통해 이루어집니다.

배수

전계 효과 트랜지스터의 채널 끝에 위치한 반도체 기판에서 도핑이 많아된 영역. 전달체가 배수구를 통해 트랜지스터에서 흘러 나갑니다.

DRIE

깊은 반응성 이온 식각. 실리콘에서 깊은 기하학적 특징을 만들기 위해 사용하는 방법으로 MEMS 구조를 형성하는 데 필요합니다.

건식 식각

가스 상에서 수행되는 식각 공정. 순수하게 화학적(플라즈마 식각), 순수하게 물리적(이온 밀링) 또는 두 방법의 조합(반응성 이온 식각)이 될 수 있습니다.

건식 펌프

완전 건식(오일 증기 없음) 기초 진공(약 10-3 torr 진공으로 하락) 펌프. 오일이 없기 때문에 고급 반도체 공정 장비에 많이 사용되고 있는 추세입니다. 건식 스크류 펌프: 가스 분자를 밖으로 밀어내는 나사 모양의 로터.

E

에피택시 층

기판(웨이퍼)과 동일한 결정 방향을 가진 성장한 결정층(보통 도핑됨). 합니다.

에피택시

단일 결정 물질의 얇은 층이 단일 결정 기판에 증착되는 공정. 에피택시 증가는 기판의 결정 구조가 증대 물질에서 복제되는 방식으로 이루어집니다. 또한 기판의 결정성 결함이 증대 물질에서 다시 나타납니다.

식각

화학, 전해질 또는 플라스마(이온 작용) 수단을 통한 물질(예: 산화물 또는 기타 박막) 제거 공정.

F

FET

Field Effect Transistor(전계 효과 트랜지스터). 출력 전류(소스 드레인 전류)가 MOS 구조(MOSFET), p-n 접합(JFET) 또는 금속-반도체 접합(MESFET)이 될 수 있는 게이트에 적용되는 전압을 통해 제어되는 트랜지스터입니다. FET는 단극 트랜지스터(즉, 전류가 다수 캐리어에 의해서만 제어됨)입니다.

FTIR

Fourier – Transform Infrared Spectroscopy(푸리에-변환 적외선 분광법). 분광 흡수 밴드의 분석을 기초로 물질 성분을 조사하는 데 사용된 물질 특성화 방법. 푸리에 변환 분광기를 사용하며 표본에는 적외선이 투과해야 합니다.

열처리로

엄격하게 관리되는 조성 환경에서 고온으로 웨이퍼를 처리하기 위해 반도체 장치 제조에 사용되는 툴. 무거운 가열 코일을 사용하여 웨이퍼 온도가 빠르게 변화되지 않습니다. 높은 열처리량 공정이 가능하며 RTP는 낮은 열처리량 공정으로 대신 사용합니다.

수평로

반도체 웨이퍼의 고온 공정용 가열로로, 공정 튜브가 수평으로 배치되고 웨이퍼는 가장 자리에 수직으로 보트에 위치됩니다. 열 산화, CVD, 확산 및 풀림에 사용됩니다. 일괄 프로세서. 대체 구성: 수직로.

수직로

반도체 웨이퍼의 고온 공정용 가열로로, 공정 튜브가 수직으로 배치되고 웨이퍼는 튜브 내부에 수평으로 위치됩니다. 열 균일성의 측면에서 수평로보다 우수하며 자동 웨이퍼 적재 및 설치공간과 호환됩니다. 수평으로 지지된 웨이퍼의 뒤틀림을 방지해야 합니다. 일괄 프로세서.

G

게이트

전계 효과 트랜지스터(FET)에서 출력 전류(즉, 채널에서 캐리어의 흐름)를 제어하는 데 사용되는 구조물. MOSFET에서 게이트는 게이트 접점 및 얇은 산화물로 구성되며 MESFET에서 게이트는 Schottky 접점이고 JEFT에서는 금속 및 p-n 접점입니다.

게이트옥사이드

반도체 기판에서 게이트 전극(터미널)을 분리하는 열 산화물의 얇은 층.

H

HDP

High Density Plasma(고밀도 플라즈마) – 고농도의 자유 전자 및 이온으로 이루어진 플라즈마.

HDPCVD

고밀도 플라즈마 화학기상 증착법

I

ICP

Inductively Coupled Plasma(유도 결합 플라즈마). 반도체 공정, 특히 식각 공정에서 사용된 고밀도 플라즈마.

주입장치

이온 주입 공정을 수행하는 데 사용된 툴.

이온 주입

도펀트를 반도체 물질에 추가하는 수단. 전하가 있는 원자(이온)가 전극에서 반도체 물질로 가속화됩니다. 얇게 도핑된 영역에 특히 유용합니다. 이 공정은 도핑의 확산 방법보다 훨씬 더 정밀합니다.

J

JFET

Junction Field Effect Transistor(접합형 전계 효과 트랜지스터). 채널 및 전도성이 p-n 접합과 연결된 공간 전하 영역 폭을 변경하여 제어되는 전계 효과 트랜지스터.

L

리소그래피

마스크에서 웨이퍼로와 같이 하나의 매체에서 다른 매체로 패턴이나 이미지 전달. 전달 효과를 나타내는 데 빛을 사용할 경우 포토 리소그래피가 사용됩니다. 마이크로리소그래피는 초미세 범위의 특징을 가진 이미지에 적용되는 공정입니다.

LPCVD

Low-Pressure Chemical Vapor Deposition(저압 화학기상 증착법). 대기압보다 낮은 압력에서 수행되는 화학기상 증착 공정.

M

MBE

분자선 에피택시, 초고진공(10-8 torr 이하)과 보통 800oC를 초과하지 않는 기판 온도에서 수행되는 물리적 증착 공정(기본적으로 증발). 증착될 화학종의 중단없는(분자) 흐름과 기판 표면의 화학적 청결함 때문에 초박 에피택시 층의 증식을 원활하게 제어할 수 있습니다. 반도체 공정에서 사용되는 최고 정밀도의 증착 방법입니다.

MEMS

실리콘에서 미세 가공된 Micro Electro Mechanical System(마이크로 전기 기계 장치). 일반적으로 전자 미세 회로와 통합되며 보통 두 가지 범주의 마이크로 센서 및 마이크로액츄에이터로 분류됩니다. 미세 압축, 전자기, 열 탄성, 압전기 또는 압저항 효과를 기초로 하는 응용 분야 작업과 관련됩니다.

MESFET

Metal Semiconductor Field Effect Transistor(금속 반도체 전계 효과 트랜지스터). 게이트로서 금속-반도체 접합을 가진 FET(Schottky 다이오드)입니다. 고품질 자연 산화막(예 GaAs)이 없는 반도체로 전계 효과 트랜지스터의 구현이 가능하고 MOS 게이트 접근법과 호환되지 않습니다.

금속화

금속화는 박막의 금속을 증착하고 이를 패턴화하여 원하는 상호 연결 배열을 구성하는 공정입니다.

MOCVD

Metal-Organic Chemical Vapor Deposition(금속-유기 화학기상 증착법). 금속-유기 화합물을 소스 물질로 사용하는 CVD 공정. 금속-유기물이 다른 금속 포함 화합물보다 낮은 온도에서 열분해됩니다. 보통 III-V 반도체 박막의 에피택시 증대에 사용되는 방법입니다.

MOSFET

Metal-Oxide-Semiconductor Field Effect Transistor(금속-산화물-반도체 전계 효과 트랜지스터). 게이트로서 MOS 구조가 있는 FET. 소스와 드레인 사이의 채널에서 전류 흐름. 채널은 게이트 접점에 충분한 전위를 제공하고 게이터 아래 반도체 표면을 인버팅하여 생성됩니다. MOSFET 구조는 거의 Si 및 SiO2 게이트 산화물로만 구현됩니다. 특히 논리 및 메모리 응용 분야에 효율성이 뛰어난 스위칭 장치입니다. PMOSFET(p-채널, n-형 Si 기판) 및 NMOSFET(n-채널,p-형 Si 기판) 조합으로 기본 CMOS 셀을 형성합니다.

MPA

1-Methylpyrrolidine Alane

MTBF

Mean Time Between Failures(평균 무고장 시간). 시스템에 있는 모든 구성품 고장율 합계의 역수입니다.

N

N-형 반도체

결정에서 다른 원자보다 1개 더 많은 원자가 전자를 가진 소량의 도펀트 원자를 포함하는 반도체 결정. 이 추가 음전자는 둘을 결합하는 비점유 결합이 없어서 자유롭게 전류를 만듭니다. 실리콘의 공통 N형 도펀트는 인과 비소입니다.

O

OMVPE

유기금속 기상 에피택시

산화

산소와 다른 원소가 결합하는 화학 과정. 반도체에서 산화는 이산화규소(SiO2)를 형성하기 위한 산소와 실리콘의 결합을 의미합니다.

산화물

반도체 용어로는 보통 실리콘 이산화물(SiO2)이라 합니다.

산화물 식각

이산화규소의 제거

P

P형 반도체

다른 원자보다 하나 적은 외부 전자를 가진 소량의 도펀트 원자를 포함하는 반도체 결정. 각 도펀트 원자는 궤도에 결합된 전자 가운데 홀이라고 하는 하나의 미점유 지점을 만듭니다. 홀은 양극 전하를 가지며 실제로 이동하여 전류를 만듭니다. 붕소는 실리콘에 일반적으로 사용되는 P형 도펀트입니다.

PDMAT

Pentakis(디메틸아미노) 탄탈

PECVD

Plasma Enhanced Chemical Vapor Deposition(플라즈마 강화 화학기상 증착법). RF 에너지를 사용한 저압 화학기상 증착법입니다.

감광성 고분자

웨이퍼 또는 기판에서 균일한 박막으로 방사되는 빛 민감성 액체. 열을 가한 후에 마스크를 사용하여 특정 패턴 노출이 수행됩니다. 발생 후에 남은 물질은 후속 식각 또는 주입 작업을 억제합니다.

물리적 식각

스퍼터 식각. 가속화된 화학적 불활성 이온(예: Ar)과 식각된 고체 사이에 물리적 상호 작용(운동량 전달)을 통한 식각 공정. 이방성. 비선택적.

물리 흡착

기판과 표면 사이에 순수하게 물리적 인력(van der Waals 힘)으로 발생하는 가장 약한 형태의 흡착. 기판과 표면 사이에 화학적 결합은 생성되지 않습니다.

플라즈마

이온화된 입자로 구성된 전기적 도체 가스로서 화학 또는 물리적 작용 공정을 통해 원하지 않는 물질의 식각에 사용합니다. 플라즈마 식각은 통형 또는 평면형 반응기에서 이루어집니다.

플라즈마 식각

건식 식각은 반도체 웨이퍼를 식각 물질이 포함된 플라즈마에 담그는 공정입니다. 화학적 식각 반응이 어떤 방향에서나 동일한 속도로 일어나며(등방성 식각) 매우 선택적이 될 수 있습니다. 식각 방향성(이방성)이 요구되지 않는 응용 분야에 사용(예: 레지스트 스트리핑)합니다.

폴리실리콘

다결정 실리콘. 때때로 폴리라고 합니다. 많은 작고 무작위 방향의 결정으로 이루어진 실리콘 형태입니다. 도핑된 폴리는 전기 도체이며 종종 통합 회로에서 상호 연결 장치의 금속 대체물로 사용됩니다.

ppb

10억개당 부품 수

ppm

백만개당 부품 수

PVD

Physical Vapor Deposition(물리적 기상 증착법). 박막의 증착이 소스에서 기판으로의 물질 이동(예: 열 증착 및 스퍼터링)을 통해 이루어집니다.

R

원격 플라즈마

웨이퍼가 플라즈마로부터 격리된 곳에 위치하여, 플라즈마에 직접 노출되지 않은 플라즈마 공정 모드를 나타내는 용어. 원하는 반응(예: 식각)은 플라즈마로부터 이온화된 물질을 추출하고 웨이퍼로 전달하여 구현됩니다. 원격 플라즈마 공정은 플라즈마 생성 이온이 웨이퍼 표면에 도달할 때 에너지적으로 완화되기 때문에 표준 공정보다 표면 손상이 적게 나타납니다.

RIE

Reactive Ion Etching(반응성 이온 식각). 플라즈마 식각의 변형으로 식각 동안에 반도체 웨이퍼가 RF 공급 전극에 배치됩니다. 웨이퍼는 플라즈로부터 추출된 식각 물질이 식각된 표면으로 가속화시키는 전위를 가집니다. 화학적 식각 반응은 표면에 수직 방향으로 이루어져서 플라즈마 식각보다 식각이 더 큰 이방성을 가지지만 덜 선택적입니다. 식각된 표면이 손상된 채로 남아 있으며 반도체 제조에서 가장 일반적인 식각 모드입니다.

RTCVD

Rapid Thermal Chemical Vapor Deposition(급속 열화학 기상 증착법). 열적으로 강화된 CVD 공정이 고온에서 매우 짧은 시간 동안 수행됩니다.

RTP

Rapid Thermal Processing(급속 열공정). 웨이퍼의 온도가 고전력 할로겐 쿼츠 램프의 복사열에 의해 빠르게 증가하는 공정 유형을 설명하는 일반적인 용어. 낮은 열처리량 공정. 고온 노출이 필요하지만 많은 양의 열 에너지를 웨이퍼로 전달하지 않는 반도체 장치 공정에서 다양하게 응용할 수 있어 유용합니다.

S

SACVD

Selective Area Chemical Vapor Deposition(선택적 영역 화학적 기상 증착법). 박막 물질을 웨이퍼 표면의 선택 영역에만 증착시키는 CVD 공정. 증착의 선택성은 국소적으로 변형될 수 있는 표면의 화학적 성분에 의해 제어됩니다.

반도체

도체와 절연체 모두의 특성을 가지는 물질. 일반적인 반도체는 실리콘과 게르마늄을 포함합니다.

소스

전계 효과 트랜지스터에서 3개의 터미널 중 하나. 다수 캐리어가 채널로 흘러 들어가는 도핑이 많이 된 영역.

스피닝

감광성 고분자를 웨이퍼 표면에 적용하는 데 사용되는 공정.

스트리핑

웨이퍼 표면에서 물질 제거 공정. 일반적으로 페이터링 목적으로 제거가 수행되지는 않습니다(예: 케이스 전체 저항이 리소그래피 및 식각 후에 제거되는 레지스트 스트리핑).

T

TBA

Tertiary-Butyl Arsine

TBP

Tertiary-Butyl Phosphine

TDEAH

Tetrakis(diethylamido) 하프늄

TDMAT

Tetrakis(dimethylamino) 티타늄

TEGa

Tri-Ethyl Gallium

TEIn

Tri-Ethyl Indium

TEMAH

Tetrakis(ethylmethylamino) 하프늄

TEOS

Tetraethyl Orthosilicate, Si(OC2H5)4; SiO2 공정의 CVD에 일반적으로 사용되는 가스상 화합물(TEOS 산화물이라 함). 양호한 코팅 등각성. 상대적 불활성 물질, 실온에서 액체. 약 700oC에서 SiO2를 형성하기 위해 열분해됨; 플라즈마 강화는 증착 온도를 500oC 이하로 낮춥니다.

TiN

티탸늄 질화물, 전도체(저항 30-70 µΩ-cm)는 실리콘 기술에서 실리콘과 금속 접합을 분리하는 차단제로 사용됩니다. 녹는점이 높고(2950oC) LPCVD에 의해 증착됩니다.

TLV

임계 한계값

TMA

Tri-Methyl Aluminium

U

UDMH

비대칭 디메틸하이드라진

V

Via

회로 층 사이에 도체 물질로 채워진 경로.

W

습식 식각

반도체 처리를 액체 상의 화학 반응에 의존하는 식각 공정. 고도의 등방성이지만 매우 선택적이 될 수 있습니다.